本文目录一览

1，74ls192引脚图

http://www.ic37.com/sell/pdf.asp?keyword=74ls192&x=36&y=18进去，右键下载就可以看到了

74ls192引脚图

2，74hc192和74ls192的区别

74hc192和74ls192都是可预置BCD可逆计数器（双时钟），引脚排列一样。74hc192是CMOS器件，电源工作电压2V - 6V。74ls192是TTL器件电源电压5V。up是加计数输入时钟端，dn是减计数输入时钟端。

74hc192和74ls192的区别

3，关于计数器74LS192的问题

2、加法计数的输出都是2分频关系时钟是1Hz，则第一个输出Q0为时钟的2分频，为2Hz，所以低电平为1秒第二个输出Q1为前一个的2分频，为4Hz，低电平为2秒依此类推： Q3为8Hz，低电平为4秒 Q4为16Hz，低电平为8秒就能回答得上这一道题，望采纳

关于计数器74LS192的问题

4，如何用74LS192设计大于10的计数器

两个芯片并联，加一个一位译码器
你好：计数到37之后，再按一下按钮就回到了0，两片74ls192，还带减法计数。回复我我给你dsn图。希望我的回答能帮助到你。
这个联级可以用低位芯片的进位端或者借位端来相连，借位或者进位端的作为高位的cp信号就可以了，至于10进制，可以在第二个芯片上面用与非门控制它的清零端或者置数端就可以.

5，74ls190与74ls192的区别

74ls190与74ls192都是4位十进制同步可逆计数器.两种芯片都有预置数功能.74ls190没有清除功能,74ls192有清除功能.74ls190是单时钟脉冲,有加/减控制端控制加减,74ls192是双时钟,即有加时钟端和减时钟端.74ls190有使能端,高电平时禁止计数,74ls192无此控制端.74ls190的进位脉冲为一个端子叫最大/最小.74ls192有两个端子,一个是进位脉冲端子,一个是借位脉冲端子.74ls190有脉冲时钟端子,74ls192无此端子.

6，74ls192的功能表及管脚功能急求

74LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。并且MR=0，PL(———)=1时，74LS192处于加法计数状态；当CPu脉冲从CPd端输入，且MR=0，PL(———)=1时，74LS192处于减法计数状态；CPd=CPu=1时，计数器处于保持状态。TCu是进位端，TCd是借位端。表4 74LS192功能真值表MR PL(———)CPu CPd P3 P2 P1 P0 Q3x+1 Q2x+1 Q1x+11 × × × × × × × 0 0 00 1 × ↑ d3 d2 d1 d0 d3 d2 d10 1 ↑ 1 × × × × 加法计数0 1 1 ↑ × × × × 减法计数0 1 1 1 × × × × 保持74192的工作原理是：当LD(———)=1，MR=0时，若时钟脉冲加到CPu端，且CPd =1 则计数器在预置数的基础上完成加计数功能，当加计数到9时，TCu端发出进位下跳变脉冲；若时钟脉冲加到CPd端，且CPu =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCd 端发出借位下跳变脉冲。74LS192具有下述功能：①异步清零：MR=1，Q3Q2Q1Q0=0000②异步置数：MR=0，PL(———)=0，Q3Q2Q1Q0=P3P2P1P0③保持： MR=0，PL(———)=1，CPu=CPd=1,Q3Q2Q1Q0保持原态④加计数：MR=0, PL(———)=1，CPu=CP，CPd=1，Q3Q2Q1Q0按加法规律计数⑤减计数：MR=0, PL(———)=1，CPu=1，CPd= CP，Q3Q2Q1Q0按减法规律计数

文章TAG：74ls192  74ls192引脚图  
下一篇