sgmii，1000BASEXSGMIIor 100BASEFX 各指什么多
来源：整理 编辑：智能门户 2023-08-21 07:43:50
本文目录一览
1，1000BASEXSGMIIor 100BASEFX 各指什么多
1000BASE-X 是指1000M系列产品SGMII 是指 此封装产品（百兆光口，千兆电口）100Base-FX 是指百兆光口，千兆电口，内置PHY支持，SGMII 接口，100BASE-FX工作状态，是SGMII的一种
2，什么是SGMII SLAVE模式
MAC端的SGMII。SGMII自协商时，PHY发送连接状态，MAC只能应答，所以PHY为master，MAC为slave。以上为个为理解，以下为某数据手册中的一句话：To connect with an external PHY, the PHY will be the master, and the SGMII moduleneeds to be configured in slave mode
3，SGMII XAUI 这两者有何区别和相似的地方 回答好再加10分 搜
XAUI就是4组类似SGMII一样的接口合并在一起组成的，只不过每个接口速率不在是1.25G，而是3.125G，SGMII的速率从1G变成1.25G，同样，XAUI速率就从10G变成12.5G。没啥根本区别，就是通信组合的方式不一样罢了。SGMII需要PHY来解码，XUAI也需要PHY。XAUI需要芯片内部集成XGXS，将XGMII转为XAUI信号传输
4，SERDES和sgmii有什么区别
其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口(在物理上完全兼容，只需配置寄存器即可)，直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。8B/10B变换的主要作用是扰码，让信号中不出现过长的连“0”和连“1”情况，影响时钟信息的提取serdes协议只是实现了高速串行数据信号到并行数据信号的转换，其中包含了吧b/一0b编码，检测数据边界等功能； pcie协议是一个完整的协议，包含物理层、链路层等（这个百度看看就知了），然后pcie协议的物理层就是serdes协议实现的； 使用场合：大数据量、高速的数据需要传
5，SGMII和SERDES这两个是什么物理上是一样
serdes协议只是实现了高速串行数据信号到并行数据信号的转换，其中包含了吧B/一0B编码，检测数据边界等功能； pcie协议是一个完整的协议，包含物理层、链路层等（这个百度看看就知了），然后pcie协议的物理层就是serdes协议实现的； 使用场合：大数据量、高速的数据需要传前者是以太网mac与phy之间的媒体接口（单工） 后者是通用可编程串行接口（双工）serdes是差分输出输入，各一对差分线。sgmii只是一个普通高速串行信号sgmii--serial gigabit media independent interface sgmii是phy与mac之间的接口，类似与gmii和rgmii，只不过gmii和rgmii都是并行的，而且需要随路时钟，pcb布线相对麻烦，而且不适应背板应用。而sgmii是串行的，不需要提供另外的时钟，mac和phy都需要cdr去恢复时钟。另外sgmii是有8b/10b编码的，速率是1.25gserdes一般集成在高端fpga上，或专用加串/解串器ic。比较通用，如pci-e，sata等。差分结构更稳定，当然规格不同最大速率不同。如lattice的fpga epc3 是4路serdes 3.25g
6，SGMII和SERDES 这两个是什么物理上是一样吗请指教 多谢啦
1、前者是以太网MAC与PHY之间的媒体接口(单工) ，后者是通用可编程串行接口(双工)。2、serdes是差分输出输入，各一对差分线。SGMII只是一个普通高速串行信号，SGMII--Serial Gigabit Media Independent Interface 。3、SGMII是PHY与MAC之间的接口，类似与GMII和RGMII，只不过GMII和RGMII都是并行的，而且需要随路时钟，PCB布线相对麻烦，而且不适应背板应用。而SGMII是串行的，不需要提供另外的时钟，MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的，速率是1.25G。4、Serdes一般集成在高端FPGA上，或专用加串/解串器IC。比较通用，如PCI-E，SATA等。差分结构更稳定，当然规格不同最大速率不同。如Lattice的FPGA EPC3 是4路serdes 3.25G。扩展资料：SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。SERDES主要由物理介质相关（ PMD）子层、物理媒介附加（PMA）子层和物理编码子层（ PCS ）所组成。PMD是负责串行信号传输的电气块。PMA负责串化/解串化，PCS负责数据流的编码/解码。在PCS的上面是上层功能。针对FPGA 的SERDES ，PCS提供了ASIC块和FPGA之间的接口边界。以太网是使用最广泛的通信协议。以太网的数据传输速率已经从10 Mbps发展至100 Mbps，又发展至1吉比特（ 1000 Mbps ），继而又发展多吉比特范围： 10 Gbps 、 40 Gbps和100 Gbps。随着数据传输率的发展，链路已经从并行接口（MII、 GMII ）发展到串行链路（GE、SGMII 、 XAUI等）。参考资料来源：搜狗百科——serdes前者是以太网MAC与PHY之间的媒体接口（单工） 后者是通用可编程串行接口（双工）serdes是差分输出输入，各一对差分线。SGMII只是一个普通高速串行信号SGMII--Serial Gigabit Media Independent Interface SGMII是PHY与MAC之间的接口，类似与GMII和RGMII，只不过GMII和RGMII都是并行的，而且需要随路时钟，PCB布线相对麻烦，而且不适应背板应用。而SGMII是串行的，不需要提供另外的时钟，MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的，速率是1.25GSerdes一般集成在高端FPGA上，或专用加串/解串器IC。比较通用，如PCI-E，SATA等。差分结构更稳定，当然规格不同最大速率不同。如Lattice的FPGA EPC3 是4路serdes 3.25G
文章TAG：
sgmii 1000BASEXSGMIIor 100BASEFX 各指什么多
