本文目录一览

1，设计一个8位行波进位加法器

全加器电路图形成模块连接成为行波进位加法器

设计一个8位行波进位加法器

2，利用一位全加器画出N位行波进位补码加减法器

11-11-11-1110-10-10-101-01-01-01-010-10-10-1-0111101111+1111=11110

利用一位全加器画出N位行波进位补码加减法器

3，串行进位加法器电路和超前进位加法器有何区别它们各有什么优点

串行加法进位从最低位进到最高位，即整个进位是分若干步骤进行的。优点 ，电路结构简单。缺点，运算速度慢。超前进位的所有位数进位是同时完成的。一个CP脉冲就能完成整个进位过程。优点，运算速度快，缺点，电路复杂。

串行进位加法器电路和超前进位加法器有何区别它们各有什么优点

4，什么是行波降序计数器

降序就是向下计数。行波一般是指计数器（就是一个加法器）的进位链形式。
那个考研题是《数字设计原理与实践》的课后习题8.27。行波计数器及时像二进制计数一样，当低位由1变为0则会向高位进位。行波降序计数器就是做二进制减法了

5，如何用汇编语言实现BCD码加法器

（一）MCS－51定点运算子程序库及其使用说明 定点运算子程序库文件名为DQ51.ASM，为便于使用，先将有关约定说明如下： 1．多字节定点操作数：用[R0]或[R1]来表示存放在由R0或R1指示的连续单元中的数据。地址小的单元存放数据的高字节。例如：[R0]=123456H，若(R0)=30H，则(30H)=12H，(31H)=34H，(32H)=56H。 2．运算精度：单次定点运算精度为结果最低位的当量值。 3．工作区：数据工作区固定在PSW、A、B、R2～R7，用户只要不在工作区中存放无关的或非消耗性的信息，程序就具有较好的透明性。（1） 标号： BCDA功能：多字节BCD码加法入口条件：字节数在R7中，被加数在[R0]中，加数在[R1]中。出口信息：和在[R0]中，最高位进位在CY中。影响资源：PSW、A、R2 堆栈需求： 2字节BCDA: MOV A,R7 ；取字节数至R2中MOV R2,AADD A,R0 ；初始化数据指针MOV R0,AMOV A,R2ADD A,R1MOV R1,ACLR CBCD1: DEC R0 ；调整数据指针DEC R1MOV A,@R0ADDC A,@R1 ；按字节相加DA A ；十进制调整MOV @R0,A ；和存回[R0]中DJNZ R2,BCD1 ；处理完所有字节RET
bcd码不就是8421码吗？那就要看你要设计什么样的加法器了，最简单的：assign sum = a + b;综合工具会根据约束调用库里的加法器。如果你要设计什么行波进位、超前进位等加法器，先把电路图画出来，再写个门级的module就ok了。

6，什么叫行波进位加法器

行波进位加法器是为了实现加法的。即是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。常用作计算机算术逻辑部件，执行逻辑操作、移位与指令调用。对于1位的二进制加法，相关的有五个的量：1，被加数A，2，被加数B，3，前一位的进位CIN，4，此位二数相加的和S，5，此位二数相加产生的进位COUT。前三个量为输入量，后两个量为输出量，五个量均为1位。对于32位的二进制加法，相关的也有五个量：1，被加数A（32位），2，被加数B（32位），3，前一位的进位CIN（1位），4，此位二数相加的和S（32位），5，此位二数相加产生的进位COUT（1位）。要实现32位的二进制加法，一种自然的想法就是将1位的二进制加法重复32次（即逐位进位加法器）。这样做无疑是可行且易行的，但由于每一位的CIN都是由前一位的COUT提供的，所以第2位必须在第1位计算出结果后，才能开始计算；第3位必须在第2位计算出结果后，才能开始计算，等等。而最后的第32位必须在前31位全部计算出结果后，才能开始计算。这样的方法，使得实现32位的二进制加法所需的时间是实现1位的二进制加法的时间的32倍。
十进制加法器可由bcd码(二－十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。n位bcd码行波式进位加法器由n级组成,每一级将一对4位的bcd数字相加,并通过一位进位线与其相邻级连接。在十进制运算时,当相加二数之和大于9时,便产生进位。可是用bcd码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用bcd码后,在二数相加的和数小于等于9时,十进制运算的结果是正确的；而当相加的和数大于9时,结果不正确,必须加6修正后才能得出正确的结果。

文章TAG：行波进位  加法  加法器  设计  行波进位加法器  
下一篇