黑科技智能钟表系统有哪些，多功能桌面时钟

1，多功能桌面时钟

http://dzcnc.onlinedown.net/down/files/setup_1691.zip 去这个网站下载就可以！

果果桌面。或是鱼鱼桌面。。都是要可以的。。不过不建议装。。除非你的电脑性能好。。。很占用CPU资源的。。呵呵。。

多功能桌面时钟

2，电子实时时钟万年日历系统

[摘要]：本设计论文介绍了用at89c2051单片机控制的数字钟的硬件结构与软件设计,给出了汇编语言源程序。此数字钟是一个将“时”、“分”、“秒”“百分秒”显示于人的视觉器官的计时装置。它的计时周期为12小时，显示满刻度为12时59分59秒99毫秒，另外应有校时功电路由时钟脉冲发生器、时钟计数器、译码驱动电路和数字显示电路以及时间调整电路组成。一、晶体振荡器用晶体振荡器产生时间标准信号，这里采用石英晶体振荡器二、计数器根据60秒为1分、60分为1小时、12小时为1天的计数周期，分别组成一个100制（百分秒）、两个60进制（秒、分）、一个12进制（时）的计数器。构成百分秒、秒、分、时的计数，实现计时的功能。三、驱动和数码显示电路显示器件选用LED七段数码管。在译码显示电路输出的驱动下，显示出清晰、直观的数字符号。四、校时电路针对数字钟会产生走时误差的现象，在电路中就设计有有校准时间功能的电路。[关键词]：单片机 AT89C2051 数字钟计时不知道你要的是不是这个东西，如果不是我可以给你改，包括电路制作，联系我加我，看我名字上的数字

pic16f877a 万年历 1.本数字始时钟可以显示日期，时间，并具有农历与星期查询功能 2.具有环境温度检测功能。 3.三组闹钟设置。使用方法： 1.使用"设置"键可以方便切换要设置的对象，并配合+、-键使之设置成你要的数值。 2.当设置闹钟时，当调到想要设置的时间时，按存储键即可存入第一组闹钟，以此类推共可以设置三组。参考链接： http://www.picavr.com/news/2009-11/1675.htm 万年历算法全集参考链接： http://www.51dz.com/0/n---13123--.htm

电子实时时钟万年日历系统

3，在verilog数字系统中有哪几种系统时钟

一、各输入、输出信号引脚说明：CLK：时钟信号RST：系统复位信号，低电平有效。时钟复位后为：00 00 00。EN：暂停信号，低电平有效，按下该键，数字时钟暂停。S1：调节小时信号，低电平有效。每按下一次，小时增加一个小时。S2：调节分钟信号，低电平有效。每按下一次，分钟增加一个分钟。skp：输出到扬声器，在每个小时的59分50秒到0分10秒之间将会产生报警声音。HOURH,HOURL,MINH,MINL,SECH,SECL：分别对应小时、分钟、秒钟的十位和个位。二、 Verilog HDL编写的数字时钟程序：module clock(CLK,RST,EN,S1,S2,spk,HOURH,HOURL,MINH,MINL,SECH,SECL);input CLK,RST,EN,S1,S2;output spk;output[3:0] HOURH,HOURL,MINH,MINL,SECH,SECL;reg spk;reg[3:0] SECL,SECH,MINL,MINH,HOURL,HOURH; always @(posedge CLK or negedge RST) if(!RST) begin SECL<=0;SECH<=0;MINL<=0;MINH<=0;HOURL<=0;HOURH<=0; end //系统复位 else if(EN) //EN为低电平时时钟暂停 begin if(!S1) //调节小时 begin if(HOURL==9) begin HOURL<=0; HOURH<=HOURH+1; end else begin if(HOURH==2&&HOURL==3) begin HOURL<=0;HOURH<=0; end else HOURL<=HOURL+1; end end else if(!S2) //调节分钟 begin if(MINL==9) begin MINL<=0; if(MINH==5) MINH<=0; else MINH<=MINH+1; end else MINL<=MINL+1; end else if(SECL==9) //时钟正常跳动状态 begin SECL<=0; if(SECH==5) begin SECH<=0; if(MINL==9) begin MINL<=0; if(MINH==5) begin MINH<=0; if(HOURL==9) begin HOURL<=0;HOURH<=HOURH+1;end else if(HOURH==2&&HOURL==3) begin HOURL<=0; HOURH<=0;end else HOURL<=HOURL+1; end else MINH<=MINH+1; end else MINL<=MINL+1; end else SECH<=SECH+1; end else SECL<=SECL+1; end else begin HOURH<=HOURH; HOURL<=HOURL; MINH<=MINH; MINL<=MINL; SECH<=SECH; SECL<=SECL; end always @(posedge CLK) //产生报警声音模块 begin if(MINH==5&&MINL==9&&SECH==5) begin spk<=CLK;end else if(MINH==0&&MINL==0&&SECH==0) spk<=CLK; else spk<=0; endendmodule

在module paobiao中把执行条件srt=1，在module shizhong中把执行条件srt=0;通过按键消抖，当按键按一下是对外部srt=~srt执行一次。其他的计时很容易设计。

在verilog数字系统中有哪几种系统时钟