本文目录一览

1，verilog这个语句看不懂求解释

程序在哪里？

verilog这个语句看不懂求解释

2，谁知道Verilog是什么东西呀帮忙找个错

这是一种硬件语言！听说挺不错的，但我没学过！

谁知道Verilog是什么东西呀帮忙找个错

3，用verilog语言实现

同一个寄存器变量不能在两个always块内赋值。可以再设置两个寄存器变量，reg1[3:0]，reg2[3:0],这两个寄存器分别在这两个always块内被赋值，然后再在一个新的always块内将这两个寄存器的值赋给Reg={reg2,reg1};这就好了
楼主，你对题目的意思理解错了。nand flash是不能用fpga这种半定制器件做的。 我明白你的意思，你需要做的是，用verilog实现一个nand flash的接口驱动程序，也就是按照nand flash的时序，来实现一个接口，让其能工作起来。 有不明白的，在联系哈，谢谢~~~

用verilog语言实现

4，什么是verilog语言

always 不是循环语句，always 是一个进程块。 always@(a or b or c)我们经常能看到的always语句如上面那句，当括号里的a,b或c信号发生变化的时候，这个always模块就被激活，模块中的语句才能执行。括号里的信号称之为敏感信号列表。 所有的always块之间是并行的关系，谁在前谁在后不影响执行的顺序。for 是一个循环语句，但是不可以综合（编译）。for通常是用在测试文件里面。或者用于对ram附初值。比如定义了一个ram空间 reg [n-1:0] mem [word-1:0];初始化时可以用for循环integer i;for(i=0;imem[i]<=0; 这样就把ram的内容全部定义为0了。但是for不能用在电路实体中。 verilog是硬件描述语言，用来描述硬件的结构和行为，不是软件，不是c语言，有很大的不同，没有循环这种说法。可以说verilog做的程序实际和硬件工程师画图是一回事，每个语句，每个模块，表示的是使用了一块芯片，然后连上线这样，硬件电路哪儿来的循环一说，要注意好好区别。
硬件描述语言的一种，这种语言主要描述芯片和硬件实现之用。
Verilog HDL是目前应用最为广泛的硬件描述语言．Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。 　　Verilog HDL适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述． 　　Verilog HDL进行设计最大的优点是其工艺无关性．这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路． 　　Verilog HDL是一种硬件描述语言(hardware description language)，为了制作数字电路而用来描述ASICs和FPGA的设计之用。Verilog 的设计者想要以 C 编程语言为基础设计一种语言，可以使工程师比较容易学习。 　　Verilog 是由en:Gateway Design Automation公司于大约1984年开始发展。Gateway Design Automation公司后来被 Cadence Design Systems于1990年所购并。现在 Cadence 对于 Gateway 公司的 Verilog 和 Verilog-XL 模拟器拥有全部的财产权。如果您是专用集成电路（ASIC）设计人员，则必须首先掌握verilog，因为在IC设计领域，90％以上的公司都是采用verilog进行IC设计。设计人员通过计算机对HDL语言进行逻辑仿真和逻辑综合，方便高效地设计数字电路及其产品。

文章TAG：verilog  verilog这个语句看不懂求解释  
下一篇