本文目录一览

1，pll锁相环是怎么工作的

简单来说，鉴相器+控制器+反馈环节，鉴相器有多种，控制器一般采用PI，如果想仔细学习，买书吧

pll锁相环是怎么工作的

2，您好想问一下锁相环pll该如何使用

PLL-锁相环，是收音机和通讯接收机的一种接收技术电路，它的作用是进行频率综合，使接收的信号更加精确稳定，一般在高端的收音机和要求较高的通讯接收机的电路中广泛使用。

您好想问一下锁相环pll该如何使用

3，PLL锁相环的怎样认识

锁相环用于FPGA主要是倍频，就是把输入的时钟，比如说20M，倍频到100M，200M，一般FPGA都有锁相环内核，直接调用即可，要注意有些PLL的输入时钟的管脚必须接到全局时钟管脚上
pll有很多用途，简单的是倍频、分频，常见的应用是频率跟踪、抖动滤除。还有比较麻烦的相位控制（就是利用锁相的基本原理，保证本地时钟相位/也可以说是时间点，与参考完全一致）。另外还有从数据码流中恢复时钟，也经常用到锁相环。

PLL锁相环的怎样认识

4，什么是PLL锁相环是怎么一回事谢谢

PLL锁相环 一般由鉴相器 压控振荡器 环路通过鉴相器 将振荡器的频率锁定在输入信号上 最后通过环路滤波器滤波输出锁定后的时钟鉴相器的作用是鉴别振荡器的时钟与输入信号的时钟 产生电压控制信号 控制压控振荡器 以产生对应的频率----------------------------------------------------上述为模拟锁相环的思路 数字锁相环略有不同..
所谓PLL就是Phase locked loop, 就是相位锁定环路．这个主要是用于电子技术的高频电子线路上，比较专业的东西．
pll有很多用途，简单的是倍频、分频，常见的应用是频率跟踪、抖动滤除。还有比较麻烦的相位控制（就是利用锁相的基本原理，保证本地时钟相位/也可以说是时间点，与参考完全一致）。另外还有从数据码流中恢复时钟，也经常用到锁相环。

5，PLL和DLL都是锁相环区别在哪里

DLL是基于数字抽样方式，在输入时钟和反馈时钟之间插入延迟，使输入时钟和反馈时钟的上升沿一致来实现的。又称数字锁相环。PLL使用了电压控制延迟，用VCO来实现和DLL中类试的延迟功能。又称模拟锁相环。功能上都可以实现倍频、分频、占空比调整，但是PLL调节范围更大，比如说：XILINX使用DLL，只能够2、4倍频；ALTERA的PLL可以实现的倍频范围就更大毕竟一个是模拟的、一个是数字的。两者之间的对比：对于PLL，用的晶振存在不稳定性，而且会累加相位错误，而DLL在这点上做的好一些，抗噪声的能力强些；但PLL在时钟的综合方面做得更好些。总的来说PLL的应用多,DLL则在jitterpower precision等方面优于PLL。目前大多数FPGA厂商都在FPGA内部集成了硬的DLL（Delay-Locked Loop）或者PLL（Phase-Locked Loop），用以完成时钟的高精度、低抖动的倍频、分频、占空比调整移相等。目前高端FPGA产品集成的DLL和PLL资源越来越丰富，功能越来越复杂，精度越来越高（一般在ps的数量级）。Xilinx芯片主要集成的是DLL，而Altera芯片集成的是PLL。Xilinx芯片DLL的模块名称为CLKDLL，在高端FPGA中，CLKDLL的增强型模块为DCM（Digital Clock Manager）。Altera芯片的PLL模块也分为增强型PLL（Enhanced PLL）和高速（Fast PLL）等。这些时钟模块的生成和配置方法一般分为两种，一种是在HDL代码和原理图中直接实例化，另一种方法是在IP核生成器中配置相关参数，自动生成IP。Xilinx的IP核生成器叫Core Generator，另外在Xilinx ISE 5.x版本中通过Archetecture Wizard生成DCM模块。Altera的IP核生成器叫做MegaWizard。另外可以通过在综合、实现步骤的约束文件中编写约束属性完成时钟模块的约束。
虽然我很聪明，但这么说真的难到我了

6，PLL锁相环工作原理是

锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压 的相位被锁住，这就是锁相环名称的由来 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地 80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。锁相环路是一个相位反馈自动控制系统。它由以下三个基本部件组成：鉴相器（PD）、环路滤波器（LPF）和压控振荡器（VCO）。 锁相环的工作原理： 1. 压控振荡器的输出经过采集并分频； 2. 和基准信号同时输入鉴相器； 3. 鉴相器通过比较上述两个信号的频率差，然后输出一个直流脉冲电压； 4. 控制VCO，使它的频率改变； 5. 这样经过一个很短的时间，VCO 的输出就会稳定于某一期望值。 锁相环可用来实现输出和输入两个信号之间的相位同步。当没有基准（参考）输入信号时，环路滤波器的输出为零（或为某一固定值）。这时，压控振荡器按其固有频率fv进行自由振荡。当有频率为fR的参考信号输入时，uR 和uv同时加到鉴相器进行鉴相。如果fR和fv相差不大，鉴相器对uR和uv进行鉴相的结果，输出一个与uR和uv的相位差成正比的误差电压ud，再经过环路滤波器滤去ud中的高频成分，输出一个控制电压uc，uc将使压控振荡器的频率fv（和相位）发生变化，朝着参考输入信号的频率靠拢，最后使fv= fR，环路锁定。环路一旦进入锁定状态后，压控振荡器的输出信号与环路的输入信号（参考信号）之间只有一个固定的稳态相位差，而没有频差存在。这时我们就称环路已被锁定。 环路的锁定状态是对输入信号的频率和相位不变而言的，若环路输入的是频率和相位不断变化的信号，而且环路能使压控振荡器的频率和相位不断地跟踪输入信号的频率和相位变化，则这时环路所处的状态称为跟踪状态。

文章TAG：pll锁相环  pll锁相环是怎么工作的  
下一篇