本文目录一览

1，uvm代表什么

universal verification methodology通用验证方法学
佛蒙特大学（绿山大学）university of vermont 最初的八所公立常青藤之一

uvm代表什么

2，UVM验证环境里面如何访问DUT的内部信号

推荐的方法是把内部信号接到virtual interface,然后UVM的component就能引用virtual interface里面的信号。当然直接hierachy 的信号引用uvm依然支持，可以用top.dutA.instantA.signalB的方式访问信号。但是这种方式不推荐，会影响UVM模块的可重用性
虽然我很聪明，但这么说真的难到我了

UVM验证环境里面如何访问DUT的内部信号

3，如何用UVM搭建最简单的验证环境

组件分两类1）uvm_component,在仿真过程中可以认为是静态的2) 动态的，uvm_sequence,你要理解uvm_sequence最终是怎么将uvm_sequence_item通过uvm_sequencer发送到uvm_driver,然后response又是怎么回到uvm_sequence里面的3)RAL，这部分的话你知道怎么调用就可以了，比如为什么需要reg2bus和bus2reg4) TLM,知道analysis_fifo,port,export什么意思，怎么连5) resource db的话看看uvm_config_db,知道怎么在不同的地方传递6) phasing,知道哪几个phase,然后phase之间如何同步

如何用UVM搭建最简单的验证环境

4，请教高手关于uvm验证方法学的学习入门

UVM会自带一些比较简单而又非常很能体现某些重要组件用法的例子，这个可以先运行下，看看输出结果，这个比较直观。另外里面还有个比较综合的例子，名字好像是xbus（具体记不清楚了），这个虽然小，但是五脏俱全，可以看出基于UVM搭建的TB大体的结构是什么样的。学习UVM开始就是模仿，看别人是怎么写的，先照着写，慢慢就好了。如果周围有OVM/UVM的专家，还是多向他们讨教下，你现在遇到的问题，他们可能之前也遇到过，你想了半天的问题，有可能他们一句话就能搞定，所以身边如果有资源，也要充分利用起来，这样会事半功倍。
刚刚接触信息学领域的同学往往存在很多困惑，不知道从何入手学习，在这篇文章里，我希望能将自己不多的经验与大家分享，希望对各位有所帮助。 一、语言是最重要的基本功 无论侧重于什么方面，只要是通过计算机程序去最终实现的竞赛

5，uvm 的验证列表和一般的验证的列表的区别

uvm／ovm 环境方便移植，环境架构清晰，环境组件连接方便，用户无需纠结于这些方面，可集中精力进行组件本身的开发，如driver,rm。 在大规模验证时，使用uvm/ovm方法的优势更加明显。 如果是模块级验证，功能比较单一、无需多个接口交互的话
uvm会自带一些比较简单而又非常很能体现某些重要组件用法的例子，这个可以先运行下，看看输出结果，这个比较直观。另外里面还有个比较综合的例子，名字好像是xbus（具体记不清楚了），这个虽然小，但是五脏俱全，可以看出基于uvm搭建的tb大体的结构是什么样的。学习uvm开始就是模仿，看别人是怎么写的，先照着写，慢慢就好了。如果周围有ovm/uvm的专家，还是多向他们讨教下，你现在遇到的问题，他们可能之前也遇到过，你想了半天的问题，有可能他们一句话就能搞定，所以身边如果有资源，也要充分利用起来，这样会事半功倍。

6，用UVM来验证fifo呀主要是怎么知道fifo空

异步FIFO通过比较读写地址进行满空判断，但是读写地址属于不同的时钟域，所以在比较之前需要先将读写地址进行同步处理，将写地址同步到读时钟域再和读地址比较进行FIFO空状态判断（同步后的写地址一定是小于或者等于当前的写地址，所以此时判断FIFO为空不一定是真空，这样更保守），将读地址同步到写时钟域再和写地址比较进行FIFO满状态判断（同步后的读地址一定是小于或者等于当前的读地址，所以此时判断FIFO为满不一定是真空，这样更保守），这样可以保证FIFO的特性：FIFO空之后不能继续读取，FIFO满之后不能继续写入。　　大多数情形下，异步FIFO两端的时钟不是同频的，或者读快写慢，或者读慢写快，这时候进行地址同步的时候，可能会有地址遗漏，以读慢写快为例，进行满标志判断的时候需要将读地址同步到写时钟域，因为读慢写快，所以不会有读地址遗漏，同步后的读地址滞后当前读地址，所以可能满标志会提前产生。进行空标志判断的时候需要将写地址同步到读地址，因为读慢写快，所以当读时钟同步写地址的时候，必然会漏掉一部分写地址（写时钟快，写地址随写时钟翻转，直到满标志出现为止），那到底读时钟会同步到哪个写地址？不必在意是哪一个，我们关注的是漏掉的地址会不会对FIFO的空标志产生影响。比如写地址从0写到10，期间读时钟域只同步到了2,5,7这三个写地址，漏掉了其他地址。同步到7地址时，真实的写地址可能已经写到10地址，相当于“在读时钟域还没来得及觉察的情况下，写时钟域可能偷偷写了数据到FIFO去”，这样在比较读写地址的时候不会产生FIFO“空”读操作。漏掉的地址也没有对FIFO的逻辑操作产生影响。　　我们可以对异步FIFO的地址采用binary编码，这样并不影响异步FIFO的功能，前提是读写地址同步时能够保持正确。这种情况在功能仿真时完全正确，问题只有到时序仿真时才会遇到。毛刺可以说是异步电路的杀手，一个毛刺被触发器采样后会被放大，然后传播，导致电路功能出错。binary编码的地址总线在跳变时极易产生毛刺，因为binary编码是多位跳变，在实现电路时不可能做到所有的地址总线等长，addressbusskew必然存在，而且写地址和读地址分属不同时钟域，读写时钟完全异步，这样地址总线在进行同步过程中出错不可避免，比如写地址在从0111到1000转换时4条地址线同时跳变，这样读时钟在进行写地址同步后得到的写地址可能是0000-1111的某个值，这个完全不能确定，所以用这个同步后的写地址进行FIFO空判断的时候难免出错。　　这个时候gray码体现了价值，一次只有一位数据发生变化，这样在进行地址同步的时候，只有两种情况：1.地址同步正确；2.地址同步出错，但是只有1位出错；第一种正确的情况不需要分析，我们关注第二种，假设写地址从000->001，读时钟域同步出错，写地址为000->000，也就是地址没有跳变，但是用这个错误的写地址去做空判断不会出错，最多是让空标志在FIFO不是真正空的时候产生，而不会出现空读的情形。所以gray码保证的是同步后的读写地址即使在出错的情形下依然能够保证FIFO功能的正确性，当然同步后的读写地址出错总是存在的（因为时钟异步，采样点不确定）。这里需要注意gray码只是在相邻两次跳变之间才会出现只有1位数据不一致的情形，超过两个周期则不一定，所有地址总线busskew一定不能超过一个周期，否则可能出现gray码多位数据跳变的情况，这个时候gray码就失去了作用，因为这时候同步后的地址已经不能保证只有1位跳变了。　　另外需要将地址总线打两拍，这是为了避免亚稳态传播，理论上将打两拍不能消除亚稳态现象，因为时钟异步，亚稳态不可避免，但是可以极大降低亚稳态传播的概率，低频情况下甚至STA不需要分析这里的异步时序，因为寄存器都可以在一拍内将亚稳态消除，恢复到正常0/1态。而在高频情况下则不一定，尤其在28nm工艺以下，需要检查两级触发器的延迟，保证延迟低，这样可以提高Tr，提高系统MTBF。
搜一下：用UVM来验证fifo呀，主要是怎么知道fifo空

文章TAG：uvm验证  uvm代表什么  
下一篇